上周，眾多芯片領(lǐng)域的重要人物齊聚舊金山，為了參加全球最重要的芯片領(lǐng)域會議ISSCC 2023。今年是第七十屆ISSCC會議，其主題是“半導(dǎo)體電路設(shè)計創(chuàng)新70年”（Building on 70 years of innovation in solid-state circuit design）。過去的70年是半導(dǎo)體芯片行業(yè)突飛猛進(jìn)的70年，而到了今天，芯片領(lǐng)域下一個創(chuàng)新的機(jī)會在哪里呢？在今年ISSCC的主旨演講（Plenary）以及會議發(fā)表的論文中，我們認(rèn)為核心關(guān)鍵詞就是“系統(tǒng)級創(chuàng)新”（system inovation）。

在AMD的CEO Lisa Su帶來的主旨演講“Innovation for the next decade of compute efficiency“（下一個十年計算效率的創(chuàng)新）中，Su提到了AI應(yīng)用的突飛猛進(jìn)，以及它給芯片帶來的需求。隨著以ChatGPT為代表的大語言模型（LLM）逐漸流行，AI模型的參數(shù)量指數(shù)級上升，而相應(yīng)地對于計算芯片和內(nèi)存的需求也在快速提升，但是目前芯片的效率并不足以滿足模型的需求。根據(jù)目前計算效率每兩年提升2.2倍的規(guī)律，預(yù)計到2035年，一個超級計算機(jī)需要的功率可達(dá)500mW，相當(dāng)于半個核電站能產(chǎn)生的功率。顯然，為了滿足這樣的計算需求，計算效率的提升需要遠(yuǎn)遠(yuǎn)超過每兩年2.2倍，而為了實現(xiàn)這樣的效率提升，系統(tǒng)級創(chuàng)新是最關(guān)鍵的思路之一。

在另一個由歐洲最著名三個的半導(dǎo)體研究機(jī)構(gòu)IMEC/CEA Leti/Fraunhofer帶來的主旨演講中，系統(tǒng)級創(chuàng)新也是一個核心關(guān)鍵詞。該演講中提到，隨著半導(dǎo)體工藝逐漸接近物理極限，新的應(yīng)用對于芯片的需求也必須要從系統(tǒng)級考慮才能滿足，并且提到了下一代智能汽車和AI作為兩個尤其需要芯片從系統(tǒng)級創(chuàng)新才能支持其新需求的核心應(yīng)用。

什么是系統(tǒng)級創(chuàng)新？

我們看到，系統(tǒng)級創(chuàng)新在本屆ISSCC最重要的主旨演講中被反復(fù)提起，那么什么是系統(tǒng)級創(chuàng)新呢？目前的共識是，系統(tǒng)級創(chuàng)新就是從整體設(shè)計的上下游多個環(huán)節(jié)協(xié)同設(shè)計來完成性能的提升。在系統(tǒng)級中，上游技術(shù)包括應(yīng)用軟件，算法，系統(tǒng)架構(gòu)，元器件需求等，而這些上游的需求最后會反映到芯片的需求中，包括芯片的設(shè)計，半導(dǎo)體器件的設(shè)計，以及半導(dǎo)體工藝的設(shè)計等。

在過去的設(shè)計中，性能提升往往只是體現(xiàn)在一個維度中，例如電路設(shè)計的成功標(biāo)準(zhǔn)是數(shù)字電路時鐘頻率能不能跑得夠快，模擬電路能不能帶寬做到更大等等。而在系統(tǒng)級創(chuàng)新中，性能提升不僅僅是由該技術(shù)層面的設(shè)計改善實現(xiàn)，更重要是由上游應(yīng)用、算法和系統(tǒng)革新并且由電路、器件和工藝層面的設(shè)計滿足這些需求，來完成整體性能的提升。

Lisa Su在演講中給出了一個系統(tǒng)級創(chuàng)新的一個經(jīng)典案例，就是在人工智能模型算法層面通過優(yōu)化從而可以使用一些創(chuàng)新的數(shù)制（例如16位浮點數(shù)BF16或8位浮點數(shù)FP8），同時在電路層面通過對這些算法層面優(yōu)化給予支持，最終實現(xiàn)計算層面數(shù)量級的效率提升。相比傳統(tǒng)的32位浮點數(shù)（FP32），新的BF16可以提升10倍以上的計算效率，而FP8則可以將計算效率提升30倍之多。這也是系統(tǒng)級創(chuàng)新的威力：根據(jù)傳統(tǒng)思路，如果電路設(shè)計僅僅停留在電路的維度，只是考慮如何進(jìn)一步優(yōu)化FP32計算單元的效率，無論如何也難以實現(xiàn)數(shù)量級的效率提升。這也是為什么在新應(yīng)用對于芯片性能提出非常激進(jìn)的性能需求的時候，芯片行業(yè)需要從系統(tǒng)級的思維來滿足這樣的需求的原因。

作為系統(tǒng)級創(chuàng)新支柱的半導(dǎo)體技術(shù)

如前所述，半導(dǎo)體芯片的設(shè)計需要考慮系統(tǒng)級創(chuàng)新，才能滿足新的應(yīng)用對于芯片性能提升的需求。從另一層面，在這樣的系統(tǒng)級創(chuàng)新中，有一些重要的半導(dǎo)體技術(shù)將會成為核心的支撐，因此在系統(tǒng)級創(chuàng)新成為核心技術(shù)演進(jìn)動力的今天，這些半導(dǎo)體技術(shù)將會變得格外重要。

我們認(rèn)為，系統(tǒng)級創(chuàng)新意味著整體芯片系統(tǒng)會變得更加復(fù)雜：這里的復(fù)雜意味著系統(tǒng)中會有更多的芯片（這也包括了把一塊大芯片拆分成多個小的芯片粒），因此這就需要能以一種靈活的方式支持這樣的多芯片系統(tǒng)，同時能提供性能和效率的顯著提升。一旦半導(dǎo)體技術(shù)能提供這樣的平臺來支持這樣的復(fù)雜系統(tǒng)，那么系統(tǒng)級設(shè)計就有了更大的設(shè)計空間，從而為系統(tǒng)級創(chuàng)新提供強(qiáng)有力的支持。

對于這樣的復(fù)雜芯片系統(tǒng)提供高效支持的半導(dǎo)體技術(shù)首先是高級封裝技術(shù)。使用高級封裝技術(shù)，可以把復(fù)雜芯片系統(tǒng)以高效的形式集成在一個封裝內(nèi)，并且提供非常高的通信帶寬，因此可以為系統(tǒng)級芯片創(chuàng)新提供支持。例如，高級封裝可以把傳統(tǒng)的片上緩存（cache）和處理器芯片以芯片粒的形式集成在一起，這樣就大大減少了半導(dǎo)體工藝對于cache容量的限制，從而為系統(tǒng)設(shè)計提供了更大的設(shè)計空間，而這樣的設(shè)計（3D V-Cache）已經(jīng)被證明可以顯著改善處理器的性能并且AMD已經(jīng)在產(chǎn)品中使用。在未來，我們可望會看到更多的設(shè)計。

另一個與之相關(guān)的重要技術(shù)是IO接口技術(shù)，即能夠進(jìn)一步改進(jìn)芯片之間互聯(lián)的傳輸速度和效率。在Lisa Su的主旨演講中，除了高級封裝可以提升封裝內(nèi)芯片數(shù)據(jù)互聯(lián)帶寬之外，另外一個重要的維度是中長距離數(shù)據(jù)互聯(lián)，用于在多個芯片系統(tǒng)之間以及在多臺服務(wù)器之間高速高效地傳遞數(shù)據(jù)。這樣的IO接口技術(shù)的演進(jìn)可以大大減少系統(tǒng)中各個組件之間互相通信的開銷，從而實現(xiàn)高效率的復(fù)雜芯片系統(tǒng)。在中距離（芯片之間）的數(shù)據(jù)互聯(lián)角度，超高速SerDes技術(shù)將會成為未來的重要支撐技術(shù)。在今年的ISSCC上，Nvidia也發(fā)布了其用于芯片封裝間互聯(lián)的Nvlink-C2C技術(shù)，可以實現(xiàn)高達(dá)40Gbps/pin，并且已經(jīng)用在了其下一代GPU系統(tǒng)（Hopper）中，可見數(shù)據(jù)互聯(lián)技術(shù)的重要性已經(jīng)成為了芯片巨頭的共識。

而在長距離互聯(lián)上，光互聯(lián)技術(shù)可望會成為技術(shù)演進(jìn)的主要方向，其傳輸距離可達(dá)10m到2km，并且傳輸能量開銷可以很低（<1pJ/bit）。在這個領(lǐng)域，需要把光傳輸收發(fā)模組和計算芯片很緊密地集成到一起（例如使用co-packaged optics技術(shù)），未來我們預(yù)計在技術(shù)方面也會有較快的演進(jìn)。

綜上，我們認(rèn)為系統(tǒng)級創(chuàng)新已經(jīng)成為了芯片行業(yè)性能提升的主要動力。系統(tǒng)級創(chuàng)新既包括了考慮系統(tǒng)上游（如算法和應(yīng)用）的電路設(shè)計以實現(xiàn)性能和效率數(shù)量級的提升，也包括了新的半導(dǎo)體技術(shù)平臺（如先進(jìn)封裝和IO技術(shù)）以為系統(tǒng)設(shè)計提供更多的設(shè)計空間。系統(tǒng)級創(chuàng)新為芯片提供的新機(jī)會值得我們期待。